## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-255054

(43)Date of publication of application: 10.09.1992

(51)Int.CI.

G06F 13/28 G06F 13/00 G06F 13/38

(21)Application number: 03-016246

(71)Applicant: NEC ENG LTD

(22) Date of filing:

07.02.1991


(72)Inventor: HIROMORI HIDESHI

### (54) CONTROL SYSTEM FOR SERIAL DATA CONTROLLER

#### (57) Abstract:

PURPOSE: To effectively divide and allocate a DMA transfer area to a memory space by providing a serial data controller with an internal processor and a buffer register group.

CONSTITUTION: The buffer register group 9 stores the start addresses and area size of respective DMA transfer areas based upon transmission frame data constituted of plural blocks stored in the memory 3. A transceiver 10 converts transmission parallel data into serial data. A system interface 4 acts as an interface with a host processor 1. A DMA controller 5 and an internal controller 7 execute the DMA transfer of transmission frame data from the memory 3 to the serial data controller 11. While referring the buffer register group 9, the DMA transfer areas are successively transferred to the transceiver one by one under the control of the DMA controller 5 and converted into serial data by an internal processor 8. Consequently the DMA transfer areas for storing transmission data can be effectively divided and allocated.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

# (12) 公開特許公報(A)

#### (11)特許出願公開 号

## 特開平4-255054



(43)公開日 平成4年(1992)9月10日

(51) Int,Cl.*		識別記号	+	庁内整理	号	F I		技術表示箇所
G06F	13/28	310	F	7052-5B	••		غي	•
	13/00	353	1	7368-5B			•	
	13/38	350		7052 - 5 B				

#### 審査請求 未請求 請求項の数2(全 4 頁)

(21)出願番号	符順平3-16246	(71)出版人 000232047
		日本電気エンジニアリング株式会社
(22)出願日	平成3年(1991)2月7日	東京都港区西新橋3丁目20番4号
	·	(72)発明者 賡森 秀史
	•	東京都港区西新橋三丁目20番4号日本電気
•		エンジニアリング株式会社内
	:	(74)代理人 弁理士 内原 晋


#### (54)【発明の名称】 シリアルデータコントローラ制御方式

#### (57)【要約】

· )

【構成】パラレルデータをシリアルデータに変換して送出するシリアルデータコントローラ11に、メモリ3に記憶した複数のブロック構成の送信フレームデータによるDMA転送領域それぞれの開始アドレスと領域サイズを記憶するパッファレジスタ群9、送信パラレルデータをシリアルデータに変換するトランシーパ10、ホストプロセッサとのインタフェースをとるシステムインタアルデータコントローラにDMA転送するDMAコントローラ5および内部コントローラ11を配置し、DMAコントローラ5の制御のもとにパッファレジスタ群9を参照しつつDMA転送領域を1つずつ頃次トランシーパ10に転送して内部プロセッサによりシリアル変換させる。

【効果】メモリ3に対し送信データ格納用のDMA転送 領域の有効な分割割当が可能となる。



【特許請求の範囲】

【請求項1】 ホストプロセッサ管理下のメモリに格納 した複数のプロック構成の送信フレームデータをパラレ ルデータ形式でDMA転送して移送し、シリアルデーダ 形式で送出するシリアルデータコントローラにおけるデ ータ転送を制御するシリアルデータコントローラ制御方 式において、前記メモリに記憶した複数のブロック構成 の送信フレームデータによるDMA転送領域それぞれの 開始アドレスと領域サイズを記憶するパッファレジスタ・ 群と、送信パラレルデータをシリアルデータに変換する 10 下を招くという欠点がある。 トランシーバと、ホストプロセッサとのインタフェース をとるシステムインタフェースと、前記送信フレームデ ータを前記メモリから前記シリアルデータコントローラ にDMA転送するDMAコントローラと、前記DMAコ ントローラの制御のもとに前記パッファレジスタ群を参 照しつつ前記DMA転送領域を1つずつ順次前記トラン シーパに転送してシリアル変換させる内部プロセッサと を備えて成ることを特徴とするシリアルデータコントロ ーラ制御方式。

【請求項2】 前記パッファレジスタ群と前記内部プロ 20 セッサを、内部バスを介して前記トランシーバ、システ ムインタフェースおよびDMAコントローラと結合され た前記シリアルデータコントローラの内部コントローラ として構成したことを特徴とする請求項1記載のシリア ルデータコントローラ制御方式。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はシリアルデータコントロ ーラ制御方式に関し、特にDMA (Direct Me mory Access)を利用してデータを移送する 30 シリアルデータコントローラ制御方式におけるデータの 送信制御を行なうシリアルデータコントローラ制御方式 に関する。

[0002]

【従来の技術】従来、複数のプロックを有するフレーム データの送信においては、複数のプロック構成のフレー ムデータを連続したメモリ空間上へ配置させてDMA転 送を行なっていた。

【0003】このため、機能別に階層化された通信プロ トコルを実現するために、最上位層の制御プログラムは 40 自層以下の制御プログラムが付 加するプロック (ヘッ グ) 長を意識して送信データを格納するメモリ空間を確 保する必要があった。この状態を図4に詳細に示す。図 4は最下位層の第1層から最上位層の第3層まで階層化 された通信プロトコルの各層に確保するメモリ空間を示

【0004】あるいはまた、上位層からの送信データに 自層のヘッダを付加した形式を別メモリ空間に再配置さ せることで実現していた。この状態を図5に詳細を示 す。

[0005]

【発明が解決しようとする課題】上述した従来の図4に 示す送信制御方式では、上位層が自層以下が使用するへ ッダ領域を意識する為、完全に機能を分割した階層構造 を構築できないという欠点がある。

2

【0006】また、図5に示す送信制御方式では、上位 層からの送信データを自層の送信パッファに一度複写後 自層のヘッダを付加する必要があり、メモリの有効利用 が図れず、さらに各層における複写処理の為に性能の低

[0007]

【課題を解決するための手段】本発明の方式は、ホスト プロセッサ管理下のメモリに格納した複数のプロック構 成の送信フレームデータをパラレルデータ形式でDMA 転送して移送し、シリアルデータ形式で送出するシリア ルデータコントローラにおけるデータ転送を制御するシ リアルデータコントローラ制御方式において、前記メモ リに記憶した複数のブロック構成の送信フレームデータ によるDMA転送領域それぞれの開始アドレスと領域サ イズを記憶するパッファレジスタ群と、送信パラレルデ ータをシリアルデータに変換するトランシーバと、ホス トプロセッサとのインタフェースをとるシステムインタ フェースと、前記送信フレームデータを前記メモリから 前記シリアルデータコントローラにDMA転送するDM Aコントローラと、前記DMAコントローラの制御のも とに前記パッファレジスタ群を参照しつつ前記DMA転 送領域を1つずつ順次前記トランシーパに転送してシリ アル変換させる内部プロセッサとを備えて構成される。

【0008】また、本発明の方式は、前配パッファレジ スタ群と前記内部プロセッサを、内部バスを介して前記 トランシーバ、システムインタフェースおよびDMAコ ントローラと結合された前記シリアルデータコントロー ラの内部コントローラとした構成を有する。

[0009]

【実施例】次に、本発明について図面を参照して説明す

【0010】図1は、本発明の一実施例の構成図であ る。図1に示す実施例は、ホストプロセッサ1と、ホス トプロセッサ管理下のメモリ3と、シリアルデータコン トローラ11とを備えて成り、これら相互間はシステム バス2で結合される。

【0011】シリアルデータコントローラ11は、シス テムパス2を介して結合されるホストプロセッサ1との システムインタフェースをとるシステムインタフェース 4と、送信データをメモリ3のメモリ空間からトランシ ーパ10へDMA転送するDMA動作を刷御するDMA コントローラミと、内部パス6と、内部コントローラ7 と、FIFO方式で送信パラレルデータをシリアルデー 夕に変換するトランシーバ10とを備えて成り、また、

50 内部コントローラ7は、内部プロセッサ8と複数の任意

の DMA 転送領域の開始アドレスと領域サイズを記憶するパッファレジスタ群 9 とを備えて成る。

【0012】図2は、図1の実施例のデータ転送フローを示すブロック図である。以下、図2を参照しつつ図1の実施例の動作を説明する。

【0013】ホストプロセッサ1は、メモリ3内のDMA転送領域(1)~(3)12a~12cの開始アドレスと領域サイズをそれぞれシリアルデータコントローラ11の内部コントローラ7のパッファレジスタ群9に順次登録し送信開始要求を出す。この場合、DMA転送領域のサイズは任意に設定可能である。

【0014】内部コントローラ7の内部プロセッサ8は、バッファレジスタ群9に登録されたDMA転送領域を1プロック分読み出し、DMAコントローラ5の制御の下にトランシーバ10へ転送する。

【0015】内部プロセッサ8は、読み出したプロックのDMA転送終了後、再度バッファレジスタ群9からさらに1プロック分の情報を読み出しDMA転送を再開する。

【0016】内部プロセッサ8は、パッファレジスタ群 209が空になった時点で送信処理を停止し、送信の完了をホストプロセッサ1へ通知する。この処理により図5に示したデータがトランシーバ10から外部に送信される。

【0017】このようにして、シリアルデータコントローラ内に内部プロセッサと、ホストプロセッサが管理するメモリ空間のDMA転送領域の開始アドレスと領域サイズを記憶するバッファレジスタ群とを備えてデータ転送を行なうことにより、ホストプロセッサが管理するメモリ空間に対して有効に送信データ格納用のDMA転送 30 領域を分割して割り当てることが可能となる。

#### [0018]

【発明の効果】以上説明したように本発明は、シリアリ

データコントローラ内にホストプロセッサが管理するメモリ空間のDMA転送領域の開始アドレスと領域サイズを記憶するパッファレジスタ群と内部プロセッサから成る内部コントローラを設けることにより、ホストプロセッサが管理するメモリ空間に対して有効に送信データ格納用のDMA転送領域を分割して割り当てることが可能になり、小さなメモリで効率のよい送信を可能とすることができる効果がある。

#### 【図面の簡単な説明】

10 【図 1】本発明の一実施例の構成を示すプロック図である。

【図2】図1の実施例のデータ転送フローを示すブロック図である。

【図3】図1の実施例の送信データの一例を示す図である。


【図4】従来のシリアルデータコントローラ制御方式の第一例の説明図である。

【図5】従来のシリアルデータコントローラ制御方式の 第二例の説明図である。


#### 【符号の説明】


- 1 ホストプロセッサ
- 2 システムパス
- 3 メモリ
- 4 システムインタフェース
- 5 DMAコントローラ
- 6 内部パス
- 7 内部コントローラ
- 8 内部プロセッサ
- 9 パッファレジスタ群
- **30** 10 トランシーバ
  - 11 シリアルデータコントローラ
  - 12a, 12b, 12c DMA転送領域

[図1]



[图2]





[図5]

